2025年9月24日、台湾積体電路製造（ＴＳＭＣ）は米シリコンバレーで開催された会議で、ＡＩコンピューティングの電力消費を抑える新技術を発表した。
ＴＳＭＣ、新世代チップとＡＩ設計で消費電力を抑制
ＴＳＭＣは今回、チップレット（※）向けに設計された新世代半導体と、ＡＩ機能を搭載した設計ソフトを組み合わせる技術を公開した。これにより、従来比でエネルギー効率を約１０倍に高められるという。
現状、エヌビディアの主力ＡＩサーバーは高負荷時に最大１２００ワットを消費し、米国の１０００世帯分の電力に相当するとされる。こうした高消費電力の課題に対応する狙いがある。
会議では、半導体設計ソフト大手のケイデンス・デザイン・システムズやシノプシスが、ＴＳＭＣと共同開発した新製品も披露された。複雑な半導体設計作業を従来より迅速かつ精緻に実行でき、設計者が２日かかる作業もわずか５分で完了すると説明された。ＴＳＭＣのジム・チャン ３ＤＩＣメソドロジーグループ副ディレクターは、このツールにより同社の技術力を最大限に引き出すことが可能と述べた。
新技術はチップレット用に設計に特化しており、機能を小型チップに分割して組み合わせる構造によって負荷を効率的に分散できる。これにより、ＡＩ処理の高性能化と省エネ化を同時に実現する可能性がある。
※チップレット：複数の小型半導体チップを組み合わせて一つのパッケージにした製品。設計や製造の自由度を高め、性能と省エネの両立が可能になる。
省電力ＡＩ技術の波及効果と課題
ＴＳＭＣの新技術は、データセンターの電力コスト削減や環境負荷軽減のメリットが期待される。消費電力の大幅削減により、ＡＩ処理の大規模化や新サービスの開発が促進される可能性があり、企業のクラウド運用コスト低減にもつながると考えられる。
一方で、設計ソフトへの依存度が高まる点はリスクとして指摘される。ケイデンスやシノプシスのツールなしでは最大限の効果を発揮できず、半導体設計企業の特定ベンダーへの依存が増す可能性がある。また、チップレット特化の設計は従来の単一チップ製造ラインとの互換性が限定的であり、移行や学習に伴うコスト増の可能性もある。
将来的には、ＴＳＭＣを中心とした高効率ＡＩ半導体のエコシステム形成が進む可能性がある。メリットとリスクを慎重に評価しつつ、企業は導入戦略を慎重に検討することが望ましい。省電力化が進むことで、ＡＩ産業全体の競争環境やデータセンター運用の在り方に影響を与える可能性もある。
