米半導体大手NVIDIAは、半カスタムAI基盤向け「NVLink Fusion」を次世代高帯域幅メモリ「NVHBM」に対応させると発表した。
標準HBM4E比で最大30％高い帯域幅と15％低い消費電力をうたい、Amazon傘下Annapurna Labsが最初の協業先となる。
NVHBMで帯域最大30％向上 XPUの演算領域を拡大
2026年8月26日、米NVIDIAは、半カスタムAI基盤向け「NVLink Fusion」を次世代高帯域幅メモリ「NVHBM（※）」に対応させると発表した。
AIエージェントや1兆パラメータ規模の処理が広がる中、演算性能だけでなく、メモリやネットワークなどを一体で設計する重要性が高まっているとしている。
従来のHBMではメモリコントローラをXPUのダイ上に配置するため、演算に利用できるシリコン面積の一部を占有していた。
これに対しNVHBMは、コントローラーをHBMのベースダイに統合することで、制御機能を3D積層メモリ側へ移す。
標準HBM4E比で帯域幅を最大30％高め、HBMの消費電力を15％削減するとともに、XPUの演算ダイでは最大25％多くの面積を確保できるという。
NVIDIAは、複数のメモリメーカーから利用可能な標準NVHBM実装を整備し、メモリの統合や認定に必要な設計作業の削減を図る。
NVLink Fusionでは、パートナー企業がNVLinkチップレットやNVLink-C2C、NVLink Switch、NVIDIA MGXのシステムやラックなどを利用できる。
最初の協業先となるAmazonのAnnapurna Labsは、NVHBMとNVLinkのスケールアップ構成でNVIDIAと連携する予定だ。
同社は次世代TrainiumでTrainium4からNVLink Fusionをサポートし、Amazon製チップとNVIDIA GPUを共通のラックスケール構成で連携可能にする計画である。
※NVHBM：NVIDIAがNVLink Fusion向けに展開する次世代高帯域幅メモリ技術。
カスタムAI基盤を加速 実装拡大が焦点
NVHBMの利点は、AIチップの限られたダイ面積を演算回路へ振り向けながら、メモリ性能と電力効率を同時に高められる点にある。
大規模AIではメモリ帯域がボトルネックになれば、演算能力を十分に引き出しにくい。
メモリ制御をHBM側へ移す設計は、XPUの自由度を広げ、独自AIチップを開発するハイパースケーラーにとって有力な選択肢になり得る。
また、NVHBMが複数のメモリ供給企業から提供されれば、個別のメモリ設計や認定にかかる負担を抑え、半カスタムAI基盤の市場投入を早めることが期待できる。
AWSはTrainium4を起点にNVLink Fusionへの対応を進めており、今回NVHBMでも協業することで、独自AIチップを用いた次世代AI基盤の性能や電力効率の向上につながるとみられる。
一方、帯域幅の30％向上などは標準HBM4Eとの比較で示された最大値であり、実環境での性能はチップ設計やシステム構成によって変わる可能性がある。
今後は複数のメモリメーカーによる検証と供給が進み、NVHBMが幅広いNVLink Fusion顧客の半カスタムAI基盤へ採用されるかが焦点となりそうだ。
関連記事：
富士通とNVIDIA、AIエージェント統合のフルスタックAI基盤を共同開発へ
NVIDIAとSKハイニックスがAI工場向けメモリで提携 次世代インフラの供給網を強化
サムスンが次世代3Dメモリ構想「zHBM」発表 AI基盤の帯域と省電力性を強化へ
