AIアクセラレータおよび高性能RISC-Vプロセッサの開発を手掛けるTenstorrent（テンストレント、CEO: ジム・ケラー）は2026年10月19日、評価額62億ドル（ポストマネー）にて15億ドルのSeries E資金調達を実施したことを発表した。
今回の大型調達は、単なるスタートアップの資金集めという枠組みを超えている。「特定のプロプライエタリなGPGPUスタックへの依存からの脱却」と「オープンアーキテクチャによるAIインフラの再定義」という同社のビジョンが、メガクラウドや大手半導体ファンドをはじめとする市場から明確な信任を得たことを物語っている。
本稿では、技術決定権を持つエンジニアやシステムアーキテクトに向け、Tenstorrentのアーキテクチャ的強み、大型調達に成功した技術的要因、日本国内の産業・エコシステムへのインパクト、そして国内エンジニアが今押さえておくべき実践的なアプローチを解説する。
記事の要点
- ニュース骨子: Tenstorrentが2026年10月19日に評価額62億ドルで15億ドルのSeries E資金調達を発表。
- 注目の理由: HBM依存を廃したコスト効率の高い「SRAM＋標準DRAM」設計、IPライセンス事業、Ethernet直結スケーリングにより、GPGPU依存に伴う高コスト・供給難に対する現実的な解決策を提示。
- 技術的コア: 自社開発のRISC-V CPUコア（Ascalon等）とマトリクス演算器を統合した「Tensixコア」による空間データフロー（Spatial Dataflow）処理。
- 国内へのインパクト: 2nm最先端半導体（LSTC/Rapidus）での採用検討、車載SDV基盤への展開、データセンターの省電力・低コスト化を後押し。
1. 資金調達の概要と主な使途
| 項目 | 内容 |
| 発表日 | 2026年10月19日 |
| 調達額・評価額 | 評価額62億ドル（ポストマネー）、調達額15億ドル（Series E） |
| 主要投資家 | メガクラウド事業者、グローバル半導体・自動車系VC、戦略的パートナー企業 |
| 資金の主な使途 | 次世代AI/RISC-Vプロセッサ（Blackhole、Quasar等）の量産・スケールアウト基盤確立、オープンソースソフトウェア（コンパイラ、MLIR）強化、IPライセンス事業のグローバル展開 |
2. 会社概要とビジネスモデル：伝説的アーキテクトが率いる新進気鋭の半導体企業
Tenstorrentは2016年に設立されたAI/CPUハードウェア企業だ。現在のCEOは、AMDのK8やZenアーキテクチャ、AppleのA4/A5プロセッサ、TeslaのAutopilot用チップなどの設計を手掛けた伝説的CPUアーキテクト、ジム・ケラー（Jim Keller）氏が務めている。
同社は米国（オースティン、サンノゼ）、カナダ（トロント）、日本（東京）、韓国、台湾などに拠点を構え、以下の2つの軸で事業を展開している。
- ハードウェア製品の販売: 自社開発のAIアクセラレータボードおよびサーバーシステム（Wormhole / Blackhole等）の提供。
- IPライセンス供与: 顧客が自社専用SoCを設計する際に組み込めるRISC-V CPUおよびAIアクセラレータの設計資産（IP）提供。
3. なぜ大型調達に成功したのか？ 技術的・経済的要因を深掘りする
既存のGPGPUモデルが抱える構造的な課題に対し、Tenstorrentが「技術的・経済的合理性を備えた解」を提示している点が投資家から高く評価された。
① HBM脱却によるボトムアップなコスト構造改革
現在のAIインフラにおける最大のネックは、HBM（高帯域幅メモリ）の高価格と深刻な供給不足だ。Tenstorrentのアーキテクチャは、大容量のオンチップSRAMと効率的なNoC（Network-on-Chip）ルーティングを活用し、外部メモリへのアクセス頻度を劇的に削減している。これにより、高価なHBMに頼らず標準的なDDR5やLPDDR5を用いたシステム構成が可能となり、TCO（総保有コスト）を大幅に削減できる。
② 「IPライセンス」と「シリコン販売」のハイブリッド展開
従来の半導体ベンダーは完成品ボードの販売に収益を依存しがちだが、TenstorrentはARMやSiFiveのように設計資産（IP）としてのライセンス提供も行う。ハイパースケーラーや大手自動車メーカーが独自のカスタムSoC（Custom Silicon）を開発する際、TenstorrentのAI/RISC-Vコアをチップレットとして自在に組み込める柔軟性が大きな強みとなっている。
③ スイッチレスなEthernet直結スケーリング
通常、数千枚規模のGPUを接続するには、高価なNVLinkスイッチやInfiniBandといった専用ネットワーク機器が欠かせない。これに対し、Tenstorrentのプロセッサ（Wormhole/Blackhole等）はチップ自体にEthernetコントローラを内蔵している。チップ間・ボード間をスイッチなしで直接網目状（2D/3D Torusメッシュ）に接続できるため、大規模クラスタのネットワーク構築コストを劇的に抑えることが可能だ。
4. コア技術：データフローアーキテクチャとRISC-Vの融合
従来のGPGPUは、大量のSIMT（Single Instruction, Multiple Threads）コアと高帯域メモリによる“力押し”の設計に依存する傾向がある。対照的にTenstorrentは、「Spatial Compute（空間計算）× Dataflow Engine」を設計思想の中心に据えている。
Tensixコアとデータフロー駆動型計算
同社の基本計算ブロックであるTensixコアは、制御用の小規模RISC-Vコア、マトリクス／ベクター計算エンジン、および1.5MBクラスの内部SRAMを統合した構成を持つ。
演算ユニット同士がMesh NoCで接続されており、計算結果をわざわざ外部DRAMに書き戻すことなく、次のコアへデータストリームとして直接転送（ストリーミング）する。これにより、メモリバウンドに陥りやすいLLM（大規模言語モデル）の推論処理において、優れた電力対性能比（Perf/Watt）を発揮する。
高性能RISC-V IP（Ascalon）の統合
Tenstorrentは単なるAIアクセラレータにとどまらず、自社設計の高性能Out-of-Order RISC-Vコア（Ascalon等）も手掛けている。AI計算エンジンと汎用CPUコアを同一パッケージ内にチップレット統合することで、ホストCPUとアクセラレータ間のPCIe通信ボトルネックを根本から排除している。
5. ソフトウェアスタック：CUDA依存からの脱却アプローチ
AIインフラ導入における最大の障壁は「CUDAエコシステムからの移行コスト」だ。Tenstorrentはこの課題に対し、オープンソース主導のアプローチで挑んでいる。
- BUDA (Bare-metal Unified Dataflow Architecture)
- ハードウェアのデータフロー特性を最大限に引き出すミドルウェア／コンパイラ層。計算グラフを解析し、NoC上のどのコアにどの演算を割り当てるかを自動最適化する。
- TT-Metalium と PyTorch / MLIR パイプライン
- PyTorchやMLIRといったオープンな開発環境からの透過的なコンパイルをサポート。開発者はモデル定義コード（PyTorch等）を大幅に変更することなく、LLMやTransformerモデルをTenstorrentのNPU環境へデプロイできるようエコシステム開発が進められている。
6. 主要競合アーキテクチャの比較
| 評価軸 | NVIDIA (H100/B200) | Google (TPU v5p) | Tenstorrent (Wormhole/Blackhole) |
| 基本アーキテクチャ | SIMT (GPGPU) | Systolic Array | Spatial Dataflow + RISC-V |
| 命令セット (ISA) | 独自（CUDA依存） | 独自 (XLA依存) | オープンISA (RISC-V) |
| メモリ依存度 | HBMへの強い依存（高コスト） | HBM依存 | SRAM + 標準DRAM/LPDDR（高コスパ） |
| 提供形態 | 完成品ボード/サーバー | GCPクラウド限定 | ボード製品 ＋ IPライセンス供与 |
| スケーラビリティ | NVLink / NVSwitch | 3D Torus Optical | Ethernetベース（スイッチレス直結可能） |
7. 導入実績と日本国内へのインパクト
Tenstorrentの事業拡大と資金調達の成功は、グローバル市場のみならず、日本の半導体・AIエコシステムにも直接的な影響を与えている。
- 最先端半導体研究センタ（LSTC）およびRapidusとの連携: Tenstorrentは日本の最先端半導体技術研究センター（LSTC）と提携し、2nmプロセスを採用したエッジAIアクセラレータIPの開発・提供に関する協定を推進している。製造パートナーとしてRapidus（ラピダス）との連携も見込まれており、「日本国内での最先端2nmチップ製造×オープンISA」という新たなエコシステム形成の核として期待が集まる。
- 自動車産業（SDV化）への波及: 国内の自動車メーカーやTier-1サプライヤーが注力するSDV（Software-Defined Vehicle）開発において、次世代の車載統合ECU向けにTenstorrentのRISC-V AI IPの採用検討が進んでいる。特定の単一ベンダーにロックインされない、自由度の高い車載コンピューティング基盤の構築を強力に後押ししている。
- データセンターの省電力化・コスト削減: 国内で新設が進むデータセンターでは、電力消費の増大と設備投資コストが深刻な課題だ。HBMを必要とせず電力効率に優れるTenstorrent製サーバー（Galaxy等）は、国内におけるAIインフラの分散化と省電力化を実現する現実的な代替案として注目を集めている。
8. 国内エンジニア向けのまとめ：今何をすべきか？
Tenstorrentの台頭は、国内のAIエンジニア、インフラエンジニア、および組込み・ハードウェアエンジニアにとって自らのキャリアや技術選定を再定義する大きな転機となる。
① インフラ・クラウドエンジニア：ベンダーロックイン回避の基盤設計
CUDA一強時代からの脱却を見据え、MLIRやTriton、PyTorchなどの特定のハードウェアに依存しない抽象化レイヤーを前提としたシステム設計スキルが必須となる。Tenstorrentのような新世代NPUを柔軟に組み込めるコンテナ化・オーケストレーション基盤を今のうちから準備しておくべきだ。
② 組込み・RTL・SoCエンジニア：RISC-Vエコシステムへの早期キャッチアップ
最先端半導体製造（LSTC/Rapidus）や車載ECU（SDV）の文脈において、国内におけるRISC-Vの採用領域は急速に広がっている。RISC-Vの命令セット拡張（Vector Extension等）やチップレットインターコネクト（UCIe）に関する知見を深めることは、今後の国内半導体市場で極めて高い市場価値をもたらす。
③ AI・MLエンジニア：オープンソースリポジトリの検証と参加
Tenstorrentはソフトウェアスタック（tt-metal等）をGitHub上でオープンソースとして公開している。CUDAカーネルを低レイヤーで直接書く時代から、データフロー型ハードウェアの特性を意識したモデル最適化へと関心が移る中、公式リポジトリに直接触れて動作検証や機能拡張に参加することが最大の差別化につながる。
9. 結論：アーキテクトが見据えるべきAIインフラの「多極化」
NVIDIAのCUDAを軸としたエコシステムは、ソフトウェア開発の利便性をもたらした一方で、莫大なCAPEX（設備投資）の増大とサプライチェーンのボトルネックという課題を生み出した。
ジム・ケラー氏率いるTenstorrentが示している戦略は明快だ。
- RISC-Vによる命令セット（ISA）の標準化
- データフローアーキテクチャによる効率的なLLM推論・学習の実現
- Chiplet/IPライセンスによる柔軟なカスタムSoCの構築
エンジニアやインフラアーキテクトにとって、Tenstorrentの動向は単なる「新しいGPGPUチャレンジャーの登場」にとどまらない。「データセンターおよびエッジにおけるハードウェア・ソフトウェアの分離（Disaggregation）」が加速する今後のAIインフラの姿を象徴する、極めて重要な指標と言えるだろう。
